SEMICONDUCTOR DEVICE

Patent Number:

JP61125174

Publication date:

1986-06-12

Inventor(s):

KATO KOICHI

Applicant(s)::

AGENCY OF IND SCIENCE & TECHNOL

Requested Patent:

JP61125174

Application Number: JP19840246313 19841122

Priority Number(s):

IPC Classification:

H01L29/78; H01L27/12; H01L29/52; H01L29/60

EC Classification:

Equivalents:

JP1778647C, JP5091625B

Abstract

PURPOSE:To reduce an intrusion to a gate oxide film of carrier pairs generated through impact ionization by forming a channel region to a curved surface shape along the gate oxide film. CONSTITUTION:A circular opening section is formed to an Si layer 12 shaped onto an insulating substrate 11. The surface of the Si layer 12 is oxidized to form a gate oxide film 14 on the side wall of the opening section, and a poly Si film 15 for a gate electrode is buried and shaped into the opening section. Impurity ions are implanted to form source-drain regions 16a, 16b. An inter-layer insulating film 18 is shaped onto the whole surface, contact holes 19 for electrodes are bored to the film 18, and Al wiring layers 20 are formed. Consequently, electrons from the source 16a flow while drawing arcs along the gate oxide film 14, but electrons separate from the film 14 and flow in bulk Si because they are accelerated in the vicinity of the drain 16b. Accordingly, electrons are difficult to intrude to the gate oxide film.

Data supplied from the esp@cenet database - 12

	÷			
			·	
			•	
				, ·
	<i>.</i> -			

⑲ 日本国特許庁(JP)

⑩特許出願公開

⑩公開特許公報(A)

昭61-125174

Mint Cl.⁴

識別記号

厅内整理番号

❸公開 昭和61年(1986)6月12日

H 01 L 29/78

27/12 29/52 29/60 8422-5F 7514-5F

審査請求 有 発明の数 1 (全4頁)

図発明の名称 半導体装置

②特 願 昭59-246313 ②出 願 昭59(1984)11月22日

70発 明 者 加 藤 弘 一 川崎市幸区小向東芝町1番地 株式会社東芝総合研究所内 70出 願 人 工 業 技 術 院 長

明相書

1.発明の名称

半導体装置

2. 特許請求の範囲

(I) 絶縁体上の半導体層中にMOSトランジスタを形成してなる半導体装置において、前記半導体 圏に前記絶縁膜に達する深さまで開孔された開孔 部と、この開孔部の壁面に形成されたゲート酸化 関と、このゲート酸化膜に接する上記半導体層に 相互に離園して形成されたソース・ドレイン領域 と、前記開孔部に上記ゲート酸化膜を介して埋込 み形成されたゲート電極とを具備してなることを 特徴とする半導体装置。

② 前記絶録体は、単結晶絶録基板であることを 特徴とする特許請求の範囲第1項記載の半導体装 蔵。

(3) 前記絶段体は、単結晶半導体基板上に絶縁膜を形成してなるものであることを特徴とする特許 請求の範囲第1項記載の半導体装置。

3. 発明の詳細な説明

(発明の技術分野)

本発明は、半導体装置に係わり、特に絶縁体上の半導体層中にMOSトランジスタを形成してなる半導体装置の改良に関する。

(発明の技術的背景とその問題点)

周知の如く、従来のように半導体層中に形成する素子を敬福化してこれを高集積化するには股界があり、最近これを超える手段として多層に素子を形成する(3次元半導体装置)また絶縁基板上の半導体層中に素子を形成する技術が提案されている。

ところで、上記の半導体装置を構成する素子としてはMOSトランジスタが用いられているが、このMOSトランジスタはソース・特にソースを除き絶技体に囲まれているのに絶縁されていることになる。MOSトランジスタを選び動作させると、チャネルMOSトランジスタを選び動作させると、ソースより流れ出した電子はドレイン電圧に加速されてドレイン方向に流れる。この時、加速され

た電子はなだれ現象により電子・正孔対を発生する。発生した電子・正孔対の内、電子はドレマ・ へ流れるが、正孔はその逃げ場所がないので、 なれるが、正孔はその逃げ場所がないのでである。 では、この電子が流れてさらに多くの。 では、まり多くの電子が流れてきらに多くの。 では、まり多くの。 では、このははチャンののである。 である。

(発明の目的)

本発明は上記の事情を考慮してなされたもので、その目的とするところは、インパクトイオン化により発生したキャリア対のゲート酸化膜への進入に起因する素子特性劣化を防止することができ、高速化及び高集積化に好適する半導体装置を提供することにある。

〔鶏明の原要〕

本晃明の骨子は、チャネル領域をゲート酸化膜 に沿った曲面状に形成することにより、インパク

て 実用上十分 な 特性を 持たせることが 可能となる。 (発明の 実施 例)

以下、本発明の詳細を図示の実施例によって説 組する。

第1回乃至第3回は本発明の一実施例に係わる 半導体装置の製造工程を示す図である。まず、第 1回(a)に平面図を、第1回(b)に周図(a) の矢視A-A断面を示す如く、絶縁基板(絶縁体) 11上に形成され既に素子分離された厚さ0.2 〔 4 11〕のシリコン暦 (半導体器) 12に対して、 中央部に直径0.1[μπ]の円形の開孔部13 を形成する。ここで、上記絶縁体11としては、 サファイア等の単結局絶縁基仮若しくは単結晶半 **導体基板上に絶稜膜を形成してなるものであって** もよい。また、シリコン暦12は絶縁休11上に ・形成されたのち、ピームアニール等によって再結 **昼化されたものである。その技、シリコン暦12** の表面を陸化して開孔部13の側壁にゲート酸化 艮14を形成する。 なお、このときシリコン 勝 12の上面にも破化膜14′が形成される。

トイオン化により発生したキャリア対のゲート 酸 化膜への進入を軽減することにある。

即ち本発明は、絶縁体上の半導体層中にMOSトランジスタを形成してなる半導体装置においれる半導体装置においれると、前記半導体層に前記絶縁時に選する深さまで開発を形成し、このゲート酸化膜に接する前記半導体層にソース・ドレイン領域を形成し、さらに前記開発が成し、このゲート酸化膜を介してゲート電極を埋入み形成するようにしたものである。

(発明の効果)

本発明によれば、チャネル領域が曲面状に形成されることになるので、ソース方向に流れれれた。サース方向に流れる。ながらドレイン方向に強から脱れてかった酸化はからになる。このため、インバクトル酸インの化によりを生ない、ケート酸化酸の劣化性を入が少なくないできる。従って、発子積の素子としたがようによって、高速積の素子としたがよりによれば、カードを表現の素子には、カードを表現の素子によれば、チャネーには、チャネル領域が出来る。

次に、第3図(a)に平面図を、第3図(b)に周図(a)の矢視C~C断面を示す如く、気相成長法で全面にSIO₂膜(磨悶絶縁膜)18を形成し、このSiO₂度18にゲート電極及びソース・ドレイン電優用のコンタクトホール19をそれぞれ開孔する。その後、Ag配線層20を形成することによって、NチャネルMOSトランジスタが完成することになる。

かくして作成されたMOSトランジスタにおいては、シリコン中でのキャリアの平均自由行程が

特開昭 61-125174 (3)

数100 [Å] と短いため、このMOSトランジスタを動作させると、第4回に示す如くソース16 a から流れ出した電子はゲート酸化膜14に治って弧を描きながら流れる。ところが、ドレイン16 b 近傍では電子が加速されるため、電子はゲート酸化膜14を離れてバルクシリコン中を流れるようになる。この状態で発生するホットキャリアは、ゲート酸化膜14に到達する前に淡速されるため、ゲート酸化膜14に侵入することが難しくなり、これによりゲート酸化膜14の劣化が妨けられることになる。

このように本実施例によれば、チャネル領域 17をゲート酸化膜14に沿って曲面状に形成し ているので、インパクトイオン化により発生する キャリアのゲート酸化膜14への侵入を軽減する ことができる。このため、素子特性の劣化を未然 に防止することができ、高速・高速積化に極めて も効である。

なお本発明は上述した実施例に限定されるもの ではない。例えば、朝記半導体機中に形成する頃


第2図(a)は平面図、第2図(b)は周図(a)の矢視B-B断面図、第3図(a)は平面図、第3図(b)は周図(a)の矢視C-C断面図、第4図は上記実施例装置の作用を説明するためのものでソースからドレイン方向に流れる電子の動きを示す模式図である。


11… 格禄基版(格禄体)、12 … シリコン暦 (半導体層)、13 …開孔部、14 … ゲート酸化 膜、15 … ポリシリコン膜(ゲート電極)、 16 a、16 b … ソース・ドレイン領域、17 … チャネル領域、18 … SiO2 膜(路間絶縁膜)、 19 … コンタクトホール、20 … A & 配線層。

出版人 工業技術院長 等々力 達


4. 図面の簡単な説明


第1回(a)(b)乃至第3回(a)(b)は本発明の一実施例に係わるMOS型半導体装置の製造工程を示すもので、第1回(a)は平面回、第1回(b)は同図(a)の矢視A-A断面図、







特開昭 61-125174 (4)









盆 4 図

